# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(19)日本国特許庁 (JP)

## ⑾公開特許公報 (A)

(11)特許出額公開番号

## 特開平8-306853

(43)公開日 平成8年(1996)11月22日


(\$1) In (, C1, " HOIL 23/50"	政別記号	庁内整理番号	F: 1
21/60	•		RUIL 21/50 技術表示箇所
23/12	311		31.464
23/28			23/28
	·.		23/12 L
	· · · · · · · · · · · · · · · · · · ·		客室請求 未請求 請求項の数17 OL (全20頁)
21)出願委号	特敗平7-1103	0 8	(71)出願人 000005223
(22) 出瘾日	平成7年(1995	\ 6.5.5	富士通株式会社
		, saae	神茶川県川崎市中原区上小田中4丁目1番
			1号
			(72) 発明者 林田 勝大
			神茶川県川崎市中原区上小田中1015番
			地 富士通朱式会社内
			(72) 発明者 佐福 光幸
			神奈川県川崎市中原区上小田中 1 0 1 5 巻
			地 富士通株式会社内
		•	(74)代理人 弁理士 伊東 忠彦
			最終質に統く

## (54) 【発明の名称】半導体装置及びその製造方法及びリードフレームの製造方法

#### (\$7) 【契約】

【目的】本発明は半導体チップ及びリードを機能對止した構成を有した半導体装置及びその製造方法及び当該半導体装置に用いるリードフレームの製造方法に関し、半導体チップの信頼性を維持しつつ外部電極端子の標準化、製品コストの低速及び生産効率の向上を図ることを目的とする。

【様成】第1のピッチで電極パッド6が形成された半導体チップ2と、電極パッド6とワイヤ8を介して電気的に接続されるリード3と、半導体チップ2を封止する封止所服4とで具備する半導体装置において、前記リード3に外部接続維子となる突起9を上記第1のピッチと異なる第2のピッチで形成すると共に、前記封止樹脂4かを選集パッド6とリード3との間に引き回されたワイヤ8を対止し、かつ前記突起9を貸出させるよう配設したものである。



#### 【特許請求の範囲】

【鎖求項1】 第1のピッチにて形成された電優パッド が形成された半導体チップと、

前記電極パッドと配線を介して電気的に接続されるリー ドと.

前記半導体チップを封止する封止樹脂とを具備する半導 体装置において、

前記リードに外部接続端子となる突起を、上記第1のピ ッチと異なる第2のピッチで形成すると共に、

前紀封止樹脂が前記登極パッドと前記リードとの間に引 [0] 導体チップを接着する数、約記ポリイミド駅として両面 う配設されることを特成とする半導体装置。

【請求項2】 第1のピッチにて形成された電極パッド が形成された半導体チップと、

前記電極パッドと配線を介して電気的に接続されるリー

前記半導体チップを封止する封止樹脂とを具備する半導 体装置において、

前記リードに外部接続端子となる突起を上記第1のビッ チと異なる第2のピッチで形成すると共に、

前記半導体チップに形成された前記電極パッドの配設面 を番埠とし、前記配設面における前記針止樹脂の厚さ が、前記配設面から前記突起までの高さ寸法以下で、か つ前記配設面から前記配線までの高さ寸法以上となるよ う構成したことを特徴とする半導体装置。

【頭状項3】 額求項1または2記載の半導体装置にお 17.

D記半選体デップと前記リードとをポリイミド膜を接着 17として接合したことを特徴とする半導体装置.

1記突起を前記リードと一体的に形成したことを特徴と `る半導体装置。

| 萩求項5] | | 萩求項1乃至4のいずれかに記載の半導 :装置において、

**記記款としてワイヤを用いたことを特徴とする半導体** 

請求項6) 請求項1乃至5のいずれかに記載の半導 差置において、

想求項7] 外部接続端子となる部位に英起が形成さ てなるリードを形成するリード形成工程と、

記り一ド荻いは半導体チップの少なくとも一方にポリ ミド棋を配設し、前記ボリイミド展を介在させて前記 ードと前記半導体チップを所定押圧力で押圧しかつ所 温度に加熱することにより、加記ポリイミド棋を接着 - 1. で前記りニドンボジ出演はチップとを接合する展

ードとを配線を引き回し接続することにより、前記章極 パッドと前記リードとを電気的に接続する投稿工程と、 前記記載及び前記半導体チップの所定範囲或いは全部を 封止すると共に、前記疾官の少なくとも端面を貫出する よう封止機能を配設する封止機能配設工程とを具備する ことを特徴とする半導体装置の製造方法。

【請求項8】 請求項7記載の半導体装置の製造方法に おいて、

に熱可塑性を有する接着剤を配設したものを用いたこと を特徴とする半導体装置の製造方法。

【請求項9】 放求項7または8記載の半導体装置の製 造方法において、

前記接統工程で、前記電極パッドと前記り一ドとモダイ レクトリードボンディング法により電気的に接続したこ とを特徴とする半導体装置の製造方法。

【結求項10】 インナーリード部とアウターリード部 とを有した複数のリードが形成されたリードフレームに 10 BUT.

前記アウターリード部のリードピッチに対して前記インド ナーリード部のリードピッチを小さく設定すると共にご 前紀アウターリード部に一体的に突起を形成したことを 特徴とするリードフレーム。

【秋求項11】 鍵求項10記載のリードフレームにお いて、

前記アウターリード部のリードピッチ(P...) と前記 突尼の形成位置における前記リードの厚さ(W) とが略 【設求項4】 - 譲求項1乃至3のいずれかに記載の半導 30 ードビッチ (P...) が前記アウターリード部のリードビ ッチ (P...) の略半分のピッチ (P...=P... /2) であることを特徴とするリードフレーム。

【競求項12】 請求項10または11記載のリードフ レームの製造方法において、

基材に前記突起の形成位置にマスクを配設した上で、前 記蓋材に対してハーフェッチングを行う第1のエッチン グ工程と、

前記第1のエッチング工程の終了後、前記リード形成位 記交起にパンプを形成したことを特徴とする学導体等 (0 グを行いリードを形成する第2のエッチング工程とを具 偏することを特徴とするリードフレームの製造方法。

【緯求項13】 無求項10または11記載のリードフ レームの製造方法において、

重ね合わせることにより前記突起の所定高さ寸圧となる よう版厚が選定された第1の基材と第2の基材を用意

前記第1の基材に、平面視した際に前記り一ドの形状と ガストスロニドバタニッを形式するロードバタニッの式 置するよう突起パターンを形成する突起パターン形成工

前記リードパターンが形成された前記第1の基材と、前 配突起パターンが形成された前記第2の基材を貫ね合わ せ、前記交尾の形成位置において前記リードパターンと 前記突起パターンが積度されるよう前記第1の基材と前 記第2の基材とを接合する接合工程と、

前記第1の基材及び第2の基材の不要部分を除去する除 去工程とを具備することを特徴とするリードフレームの

【額求項14】 請求項10または11記載のリードフ レームの製造方法において、

基材に、平面視した際に前記リードの形状となるようリ ードパターンを形成するリードパターン形成工程と、

**耐記リードパターン形成工程後、形成されたリードパタ** ーンの所定位置に前記突起を形成する突起形成工程とを 具領することを特徴とするリードフレームの製造方法。

【請求項15】 譲求項14記載のリードフレームの製 造方法において.

前配突起形成工程は、前記リードバターンの所定位置に 20 パンプを単数軟いは複数積み重ねることにより前配突起 を形成したことを特徴とするリードフレームの製造方 法.

【請求項16】 請求項14記載のリードフレームの製 造方法において.

前記突起形成工程は、前記リードパターンの所定位置に 選電性部材を配設することにより前記突起を形成したこ とを特徴とするリードフレームの製造方法。

【薜求項17】 - 薜求項14記載のリードフレームの製 造方法において.

前記突起形成工程は、前記リードパターンの所定位置を 要性加工することにより前記突起を形成したことを特徴 とするサードフレームの製造方法。

【発明の詳細な取明】

(0001)

【産業上の利用分野】本発明は半導体装置及びその製造 方法及びリードフレームの製造方法に係り、特に半導体 チップ及びリードを樹脂対止した構成を有した半導体器 正及びその製造方法及び当該半導体装置に用いるリード フレームの製造方法に関する。

【0002】近年、電子機器のダウンサイジング化に伴 い、半導体装置の高速度化及び半導体装置の高速度実装 化が図られている。一方で、電子医器の信頼性の向上も 望まれており、これに伴い半苺体装置の信頼性も向上さ せる必要がある。更に、半導体装置は製品コストの低減 も望まれている。

【0003】 よって、上記した各製収を概足しうる半導 年装置が宝まれている。

ップチップ方式の実装構造が知られており、マルチ・テ ップ・モジュール(MCM)において広く用いられてい る。このMCMで用いるフリップテップ実装は、樹脂對 止をしていない半導体チップ(ペアチップ) の電極バッ ドにパンプを形成しておき、このペアテップを基板(マ ザーボード) に形成された電極部にフェースダウンポン ディングすることにより実装する構成とされている。

【0005】上記のフリップチップ方式の実装構造を用 いることにより、高密度に半導体装置をマザーボードに 10 配設することが可能となり、またペアチップに直接形成 されたパンプを用いてマザーボードに電気的に接続され るため、色気的特性を向上させることができる。

[0006]

【発明が解決しようとする農魁】しかるに、 樹脂封止が されていないペアチップは、耐熱性、農秘的強度、及び 耐湿住が弱いという問題点がある。また、ベアチップに 形成されている電極パッドに直接パンプが形成され外部 接環境子を形成するため、ペアチップに形成されている ➡ 生っ∵ ドのレイアウトがそのまま外部投統総子(バン ブ) のレイアウトとなってしまう。

【0007】一般に半導体チップの電極パッドのレイア ウトは半途体製造メーカ毎に異なっており、従って同一 怪能を有する半導体装置であっても、ユーザ 側で半導体 装匠の種類(製造メーカ)に対応するようマザーボード の配線パターンを設計する必要がある。このように、従 来のペアチップを用いだ実装協造では、半導体装置の外 部葛極端子の原母化がされていないことにより、半導体 装置とマザーボードとのマッチング性に欠け、ユーザ側 での負担が重くなるるという問題点があった。

【0008】また、これを解決するためにチップ表面に ブロセス処理を行い、配線を引き回すことにより概略化 も図ることが考えられるが、この構成では配額の引き回 しに高精度を有する多くの工程を必要とし、 製品コスト の上昇及び生産効率の低下を招いてしまうという問題点 があった.

[0009] 本発明は上記の点に鑑みてなされたもので あり、半遅体チップの信頼性を維持しつつ外部電極端子 の様性ル 製品コストの低減及び生産効率の向上を図り うる半導体装置及びその製造方法及びリードフレームの 10 製造方法を提供することを目的とする。

[0010]

【疎題を解決するための手段】上記の課題は下記の各年 段を謀じることにより解決することができる。 線求項 1 記載の発明では、第1のビッチにて形成された電極バッ ドが形成された半導体チップと、前記電極パッドと記録 を介して電気的に投続されるリードと、 和配半導体チッ ブモ封止する対止相相とを具備する半点は装置におい おおけっという できゅうとく しゅうとく シャー・

された配線を封止し、かつ前紀突起を超出させるよう配 設されることを特徴とするものである。

【0011】また、請求項2記載の発明では、第1のピッチにて形成された電極パッドが形成された半導体まされた単位を対して重気が形成された半導体まるりードと、前記単海体チップを封止する対止というと、前記リードと、前記リードと、前記リードと、前記リードと、前記リードに外の出版では、前記リードに外のとは、前記のピッチと異なると共に、前記半導体チップに形成でと対し、前記半導体チップに形成でと対し、前記や単体チップに配数であると共に、前記を基準とし、前記配数を正式において、前記を表示したのに対している。前記の関係の厚さが、前記配数ではません。前記の原さが、前記配数である。

【001·2】また、請求項3記数の発明では、前記請求項1または2記数の半導体装置において、前記半導体チップと前記リードとをポリイミド旗を接着剤として接合したことを特徴とするものである。

【0013】また、請求項4記載の発明では、前記請求項1乃至3のいずれかに記載の半導体装置において、前 20 記突起を前記リードと一体的に形成したことを特徴とするものである。また、政求項5記載の発明では、前記請求項1乃至4のいずれかに記載の半導体装置において、前記配款としてワイヤを用いたことを特徴とするものである。

【0014】また、請求項6記載の発明では、前記請求 項1万至5のいずれかに記載の半導体装置において、前 記突起にバンブを形成したことを特徴とするものであ る。また、訪求項7記載の発明では、半導体装置の製造 方法において、外部接統第子となる部位に突起が形成さ JO れてなるリードを形成するリード形成工程と、前足リー ド或いは半辺体チップの少なくとも一方にポリイミド膜 を配設し、前記ポリイミド順を介在させて前記リードと 前記半導体チップを所定押圧力で押圧しかつ所定温度に 20念することにより、前記ポリイミド膜を接着剤として 前記リードと前記半導体チップとを接合する接合工程 と、前記半導体チップに形成されている電極パッドと前 記り一ドとを配練を引き回し接続することにより、前記 き極バッドと前記リードとを電気的に接続する接続工程 こ、前記記線及び前記半導体チップの所定範囲或いは全 51を封止すると共に、府記突起の少なくとも韓面を奪出 ころよう封止協履を配設する封止樹脂配設工程とを負債 <sup>-</sup>ることを特徴とするものである。

(0015) また、請求項8記載の発明では、前記額求 17記載の単述体装置の製造方法において、前記接合工 でポリイミド層により前記リードと前記半導体チップ 接着する際、前記ポリイミド額として簡節に熱可雙性 有する接受前を民談したものを用いたことを特徴人士 項7または8に記載の半導体装置の製造方法において、 前記接接工程で、前記電極パッドと前記リードとをダイ レクトリードポンディング法により電気的に接続したこ とを特徴とするものである。

1 【0017】また、設求項10記載の発明では、インナーリード部とアウターリード部とを有した複数のリードが形成されたリードフレームにおいて、前記アウターリード部のリードピッチに対して前記インナーリード部のリードピッチを小さく設定すると共に、前記アウターリード出に一体的に突起を形成したことを特徴とするものである。

【0018】また、請求項11記載の発明では、前記詞 求項10記載のリードフレームにおいて、前記アウター リード部のリードビッチ(P...) と前記突起の形成位 置における前記リードの厚さ(W)とが略等しく(P ... ≒W). かつ約記インナーリード邸のリードビッチ (P;.) が前記アウターリード邸のリードビッチ (P ...) の路半分のピッチ(P...=P... / 2) であるこ とを特徴とするものである。また、請求項12記載の発 明では、前記請求項10または11記載のリードフレー ムの製造方法において、基材に新紀突起の形成位置にマ スクを配設した上で、前記基材に対してハーフエッチン グを行う第1のエッチング工程と、前記第1のエッチン グ工程の終了後、前記リード形成位位にマスクを配放し た上で、和記基材に対してエッチングを行いリードを形 成する第2のエッチング工程とを具備することを特徴と するものである.

【0020】また、結求項14記載の発明では、前記録 ハティッ式だは11記載のリードフレームの製造方法に おいて、番材に、平面接した際に耐配リードの形状とな るようリードパターンを形成するリードパターン形成工 ロン・カコリー・・・・・・・ 【0022】また、顕求項16記載の発明では、前記録 求項14記載のリードフレームの製造方法において、前 記兵起形成工程は、前記リードパターンの所定位置に導 電性部材を配設することにより前記突起を形成したこと。 を特徴とするものである。

【0023】更に、請求項17記載の発明では、前記請求項14記載のリードフレームの製造方法において、前記突起形成工程は、前記リードパターンの所定位置を豊性加工することにより前記突起を形成したことを特徴とするものである。

#### [0024]

【作用】上記した各手段は、下記のように作用する。 類 求項 1 及び請求項 2 記載の発明によれば、半導体チップ は対止的間により封止されるため、耐熱性、機械的強度 及び副協性を向上させることができる。また、電極パッ 20 ドをリード及び配線を用いて引き回すことができるため、リードのレイアウトを電極パッドのレイアウトに拘わらず設定することが可能となり、実装基板とのマッチング性を向上させることができる。また、封止樹脂は多年であることができ、また外部接京報子に対止樹脂から再出しているため実装基板との電気的接段を確実に行うことができる。

【0025】また、請求項3記載の発明によれば、通常 半導体チップとリードとの絶縁材として配設されるポリ 10 イミド原を接着剤として用いてるため、半導体チップと リードの絶縁と接合を一括的に行うことができる。よっ て、絶縁材と接着剤とを別値に配致する構成に比べて構 造の簡単化及び製造の容易化を図ることができる。

(0026)また、請求項4記載の発明によれば、突起をリードと一体的に形成したことにより、突起とリードを別個の材料により構成する場合に比べて構造の簡単化を図ることができる。また、請求項5記載の発明によれば、配換としてワイヤを用いたことにより、前記した登極パッドとリードとの間における配線の引き回しを容易に行うことができる。

【0027】また、譲求項6記載の発明によれば、突起にパンプを形成したことにより、突起を直接実装を仮に実装する構成に比べて、半導体装置の実装基版への接現を容易に行うことができる。また、譲求項7記載の発明によれば、接合工程においてポリイミド膜を所定温度が、つ所定押圧力下に置くことにより接着剤化させ、これに、カーリス・スペート

【0028】また、接続工程では半線体チップに形成されている電極パッドと前記リードとを配線を引き回した 焼するため、この引き回しを適宜設定することにより、 電極パッドのレイアウトに対してリードのレイアウトに 変更することが可能となる。また、半導体装置はリード 形成工程、接合工程、接続工程及び封止樹脂配設工程の 4工程のみで製造される。このように少ない工程で半導体 体装置が製造されるため、生産効率を向上させることが できる。

【0029】また、観水項8記載の発明によれば、ポリ 10 イミド順として両面に熱可塑性を有する接着剤を配設し たものを用いることにより、ポリイミド膜に印加する温 皮等を所定範囲内に制御することなく接合処理を行うこ とができるため、接合処理を容易に行うことができる。 【0030】また、森求項9記載の発明によれば、接続 工程で、電優パッドとリードとをダイレクトリードポシ ディング法を用いて電気的に接続するため、筋単かつ経 実に耄極パッドとリードとの接続処理を行うことができ る。また、諸求項10及び貧求項11記載の発明によれ ば、アウターリード部のリードピッチに対してインナー リード部のリードビッチが小さく設定されているため、 インナーリード郎が電気的に接抜される半導体チップの 急塩パッドの配数ピッチが小さくてもこれに対応させる ことができ、かつ実装基仮と電気的に接続されるアウタ ーリード部のリードビッチは大きいため、実装基板への 実装性を向上させることができる。また、突起がアウタ ーリード郎に形成されることにより、この突起を外部接 統領子して用いることができ、これによっても実装性を 向上させることができる。

【0031】また、政求項12記載の発明によれば、第1のエッチング工程において突起の形成位置にマスクを配設した上で基材に対してハーフェッチングを行うことにより、空程形成位置を除く部分の仮厚を育くし、更に第2のエッチング工程においてリード形成位置にマスクを配設した上で第1のエッチング工程が終了した基材に対してエッチングを行うことにより、突起が一体的に形成されたリードを形成することができる。

ば、配線としてワイヤを用いたことにより、前記した電 ッチは基材の板厚により央定されてしまう。具体的に をパッドとリードとの間における配線の引き回しを容易 40 は、リードのピッチは基材の板厚と略等しいピッチにし か形成することはできない。よって、輝い板厚を用いる と はパンプを取るした。

【0033】ところが、突起が形成されるリードでは基材の仮摩は突起の高さにより決まってしまい、突起の高さと寄しい仮摩を有する基材を単にエッチング処理したのでは狭ビッチのリードを形成することができない。しかるに、上記のように第1のエッチング工程において突

も狭ピッチのリード形成を行うことが可能となる。尚、 上記説明から明らかなように、交起の配数ピッチは基材 の仮厚と略等しいピッチまで狭ピッチ化することができ

【0034】また、請求項13記載の発明によれば、第 1 の基材及び第 2 の基材は重ね合わせることにより突起 の所定高さ寸法となるよう板厚が選定されているため、 各基材の仮厚は突起の高さ寸法より小さな厚さとされて。 。 いる。リードパターン形成工程では、この板厚の薄い第 1 の名材に対してリードの形状となるようリードパター 10  $\{0041\}$  また、インナーリード邸 3 aと半導体チッ ンを形成するため、先に説明した板厚とリードピッチの 関係により、形成されるリードパターンのリードピッチ を狭ピッチ化することができる。

【0035】また、突起パターン形成工程において第2. の基材に少なくとも前記突起の形成位置に位置するよう 突起パターンを形成し、接合工程において上記第1の基 材と第2の基材を重ね合わせ接合することにより、突起 の形成位置においてリードパターンと交起パターンが積 履され、この位置における被厚は突起の所定高さとな る。続く除去工程では不要部分が除去されリードが形成 10 ている。 される。

【0036) 従って、上記のようにリードパターンの形 **丘時には抜厚は薄いためリードピッチを狭ピッチ化する** ことができ、また突起形成位置においてはリードパター ンと次起パターンが積層されることにより所定高さの突 起を形成することができる。また、請求項14記載の発 明によれば、リードパターンを形成するリードパターン 形成工程と、突起を形成する突起形成工程とを別値に行. うことにより、基材の厚さを突起の高さに拘わらず選定 することができ、よって薄い基材を用いることによりり 30 厚さ(図中、矢印Hで示す)が、底面から突起9の先親 ードパターンの狭ピッチ化を図ることができる。また、 突起形成工程においては、任意の高さを有する突起を形 成することが可能となり、投計の自由度を向上させるこ とができる.

【0037】更に、額求項15万至17記載の発明によ れば、突起形成工権において突起の形成を容易に行うこ とができる。

[0038]

【実施例】次に本発明の実施例について図面と共に説明 する。図1及び図2は、本発明の一実施例である半導体 40 昨代に対止された構成となるため、耐熱性、複似的強度 袋屋 1 を示している。図 1 は半週体装置 1 の断面図であ り、また図2は半導体装置1を底面図である。

【0039】 各図に示されるように、半導体装置 1 は大 聴すると半導体チップ2、複数のリード3、對止樹脂 1.及びパンプ5等により構成されている。半導体チッ ブ2は、底面の中央位置に複数の電極パッド6が一別に 列設されている。また、推放のリード3は、天々インナ

10 【0040】このポリイミド膜7は、半導体チップ2の 上二に形成された回路面 2 A とりード 3 とそ電気的に絶 録する結縁部材として機能すると共に、 後述するように ポリイミド膜7は半導体チップ2とリード3とを接合す ろ接着剤として侵能している。 このように、ポリイミド 瞑 7 に絶縁部材と接着剤の双方の機能を持たせることに より、絶縁材と接着剤とを別菌に配設する構成に比べ、 .半導体装置1の構造の簡単化及び製造の容易化を図るこ

ブ2に形成された竜極パッド6との間にはワイヤ8が配 設されており、このワイヤ8を介して半導体チップ2と リード3は電気的に接続された構成とされている。 更 に、モリード3に設けられたアウターリード部3bの所 定位置には、外部接続端子となる突起9が一体的に形成 されている。上記協成とされたリード3は、各図に示さ れるようにその大部分が半路はチップ2の底面上に配設 された構成の、いわゆるリード・オン・チップ(LO C) 構造となっており、半寒体装屋 1 の小型化が図られ

1. ここ2)また、封止田間4は例えばエポキシ明報よ りなり、後述するようにモールディングにより形成され ている。この封止樹脂4は、半萬体チップ2の底面及び 側面の所定範囲に配設されている。しかるに本実施例で は、半導体チップ2の上面においては、放熱性を向上さ せる面より封止樹脂4は配設されていない構成とされて

【0043】上記封止樹脂4は、半導体チップ2の電極 バッド6の配設面(底面)を基準とし、この底面からの までの高さ寸法(図中、矢印Wで示す)以下で、かつ旺 面からワイヤ8のルーブ最上邸までの高さ寸法(図中、 矢印hで示す)以上となるよう構成されている(hSH ≦W)。この構成とすることにより、突起9の少なくと も先端部9aは確実に封止樹脂4から輝出し、またワイ ヤ8及び突起9の露出部分を除くリード3は封止樹脂4 に封止された構成となる。

【0044】このように、本実施例の半導体装置上は、 半導体チップ 2 の所定範囲(上面を除く部位)を封止楷 及び耐菌性を向上させることができる。また、耐止能脂 4 はワイヤ 8 を確実に保護するため、これによっても半 選体装置1の信頼性を向上させることができ、 更に外部 接成業子となる突起9の少なくとも先端郎9aは確実に 封止樹脂4から森出するため、実装を成10との意気的 投統を確実に行うことができる。

(0045)ここで、図2を用いて半速はデップ2の庭

ている。同図に示されるように、リード3は損後するインナーリード部3 aのリードピッチ(図中、矢印P...です)が限接するアウターリード部3 bのリードピッチ(図中、矢印P...で示す)よりも小さくなるよう形成されている。具体的には、インナーリード部3 aのリードピッチP...はアウターリード部3 bのリードピッチP...はアウターリード部3 bのリードとなるように、アウターリード部3 bのリーとピッチP...は突起9の形成位置へ、リード部3 bのリーとピッチP...は突起9の形成位置へ、におけるリード3の厚さWとが話等しくなるよう構成されている(P... 与W)

【0046】上記のように、アウターリード部3BのリードピッチP・・に対してインナーリード部3aのリードピッチP・・が小さく設定されることにより、インナーリード部3aが電気的に接続される半宮体チップ2の電ができ、かつ実装甚仮10と電気的に接続されるアウターリード部3b(突起9)のリードピッチP・・・は大きいため、半選体装置1の実装基板10に対する実装住を向上させることができる。

【0047】一方、本実施例に係る半導体装置1は、半導体テップ2に配設されている電極パッド6に直接パンプ5を形成し実装蓄板10に接続するのではなく、電極パッド6とインナーリード部3~aとの間にワイヤ8を引き回した上でリード3を介して実装蓄板10に接続する構成とされている。従って、電極パッド6をリード3及びワイヤ8を用いて引き回すことができるため、リード3のレイアウトを電極パッド6のレイアウトに拘わらず設定することが可能となる。

【0048】具体的には、図2に示す例では、半導体チ 30ップ2の中央に形成されている電極パッド6をワイヤ8及びリード3を用いて引き回し、外部接続選子となる突起9を半導体チップ2の外周位置に引き出しているように、電極パッド6が半週間に形成されている場合には、本発明を到月して電極パッド6をワイヤ8及びリード3を用いて引き回すことにより、電極パッド6の形成位置よりでである。更に、図4に示されるように、外部接続選子となる突起9を半導体チップ2の外側位置に配放することも可 40 能となる。

(0049) このように、電極パッド6をリード3及びワイヤ8を用いて引き回すことが可能となることにより、実装基版10と半導体装置1とのマッチング性を向上させることができ、外部接続端子となる突起9のレイアウトを標準外部接続端子のレイアウトに容易に数定ることができる。よって、半導体装置1を用いるユーザ側の負担を軽減することができる。

は、リード形成工程、接合工程、接続工程及び封止形形 配数工程の基本となる4工程と、これに付随するパンプ 形成工程、試験工程の2工程を行うことにより製造される。以下、各工程毎に説明するものとする。

【0051】図5万至図9はリード形成工程の第1実施例を示している。このリード形成工程は、リード3の基材となるリードフレーム11を形成するための工程であっ。リードフレーム11を形成するには、先ず図5に示されるような平板状の整材12を用意する。この基材12は、例えば4.27ロイ等のリードフレーム材料であり、またその板厚は形成しようとする突起9の高さすたWと等しいものが選定されている

【0-05.2】上記の番材1.2に対しては、先ず図6に示さまりにマスク13(製地で示す)が配合される。 このマスク13は、所定の突足9の形成位置(図中、参照符号1.4で示す)及びクレドール形成位置(図中、参照符号1.5で示す)に配設される。

【0053】上記のようにマスク13が配設されると、 続いて基材12に対してハーフエッチング処理(第1の エッチング工程)が実施される。本実筋例においては、 ウエットエッチング柱により基材12に対してハーフェッチング処理を行っている(ドライエッチング処理を行っている。 他のエッチング方柱を用いることも可能である)。また エッチング時間は、エッチングにより設食される部分 (図6で白抜きで示される部分)の厚さが、基材12の 板厚Wの半分の寸法(W/2)となるよう設定されていっ。

【0054】このハーフエッチング処理が終了し、マスク13を取り除いた状態を図7に示す。この状態では、突起9の形成位置14及びクレドール形成位置15のみが元の基材12の厚さWを維持しており、他の部分(参照符号16で示す)はハーフエッチングによりその厚さ寸法はW/2となっている

【0055】上記のようにハーフエッチング処理が終了する。 続いて図8に示されるように所定のリード3の形成位置(参照符号18で示す)及びクレドール形成位置15にマスク17(製地で示す)を配設した上で、この基材12に対してエッチング処理を行う。

【0056】上記のようにマスク17が配款されると、 の 続いて基材12に対してエッテング処理(第2のエッチング工程)が実施され基材12のマスク17が配款された位置以外の部分を除去する。これにより、図9に示すリード3の所定形状を有した複数のリード3を具備するリードフレーム11が形成される。尚、必要に応じてこのリードフレーム11の所定配位(リード3の形成位ニ、にニペッキ等を駆してもよい。

(0057) このように形成されたリードフレーム 1.1 は、リード3がインナーリードロスト、アウターリード ーリード郎3a及び突起9の形成位置を除くアウターリード部3bの厚さ寸祛はW/2となってる。

【0058】ここで、リードピッチと番材12の版厚との関係について説明する。前記したように、リード3を形成する際にリード3のピッチは番材12の版厚により決定されてしまい、具体的にはリードピッチは基材12の版厚と略等しいピッチにしか形成することはできない。よって、基材12の版厚が高い程リードピッチを映。ピッチ化することができる。

【0060】尚、具体例としては、一般にリード基材として用いられている板厚0.10mmの基材ではアウターリード部3 b 及び突起9の最小ピッチP...を0.10mm(P...=)、10mm)、インナーリード部3 a の最小ピッチP...を0.10mm(P...=0.05mm)とすることができる。また、板厚10.15mmの基材ではアウターリード部3 b 及び突起9の最小ピッチP...を0.15mm(P...=0.15mm)、インナーリード部3 a の最小ピッチP...を0.075mm(P...=0.07 am)とすることができる。更に、板厚0.20mmの基材ではアウターリード部3 b 及び突起9の最小ピッチP...を0.20mmの基材ではアウターリード部3 b 及び突起9の最小ピッチP...を0.20mmの基材ではアウターリード部3 b 及び突起9の最小ピッチP...を0.20mm(P...=0.20mm)とすることができる。

【0061】一方、突起9の形成位置に注目すると、突39の形成位置は図6に示されるマスク13の配設位位は206に示されるマスク13の配設位の表面である。即ち、この図6に示されるマスクの配設位の表面を変更することにより、突起200元を変更することが可能となる。このために変更の形成位置を自由区をもって設定することができ、って手め定められている標準外部後規案子位置に突起を容易に形成することが可能となる。

ム20を形成するには、先ず図10に示されるような第 1の基材21と、図11に示されるような第2の基材2 2を用意する。

【0063】この各基材21、22は、重ね合わせるこ とにより突起9の所定高さ寸法Wとなるよう板厚が選定 されており、本実施例では各基材21.22の板厚寸法 は共にW/2に設定されている。尚、各番材21.22 の板厚はこれに限定されるものではなべ、異ね合わせる ことにより突起9の所足高さ寸法Wとなる条件の基にを 基材21.22で仮厚を異ならせた構成としてもよい。 【0064】図10に示される第1の基材21は、例え は92アロイ等のリードフレーム材料により形成されて おり、エッテング処理収いはプレス打ち抜き処理等を予 め車版することにより、平面視した場合にリード3と同 一形状のリードパターン23が形成された構成とされて いる。しかるに、第1実籍例で説明したリード形成工程 と異なり、この状態のリードパターン23には突起9は 形成されておらず、よってリードバターン23は全体的 にその板厚がW/2とされている。尚、図中25で示す のは位星灰め孔であり、リードパターン23の形成時に 一括的に形成されるものである。 ・【0065】一方、図11に示される第2の基材22

【0068】図13は、リードパターン23と突起パターン24とが重なり合った部位を拡大して示す平面図であり、また図14はリードパターン23と突起パターン24とが重なり合った部位を拡大して示す劇面図である。各図から明らかなように、毎度寸法W/2の突起パターン23と、同じく依原寸法W/2の突起パターン

【0069】上記のように第1の番材21と第2の番材22との接合処理が終了すると、続いて不要部分、具体的には突起パターン24のリードパターン23ととに変起パターン24のリードパターンと3ととに対した。 図15に示すように突起9が一体的に応えたたり、図15に示すように、少し、本実施例によりなる。 にいまり、図15に、リード3を有するリード3を前のによりなる。 またのように、実施例により、では、リーム11と同様に、リード3はインナーリード部3 は、第1の番(カードの形成においては、第1の番(カードバター)との形成時においては、第1の番(カードバター)とこれたいる。 第1の番(カードバター)という。 第1の形成時においては、第1の番(カードバター)との形成時においては、第1の番(カードバター)との形成時においては、第1の番(カードバター)との形成時においては、第1の番(カードバター)との形成時においては、第1の番(カードバター)との形成時においては、第1の番(カードバター)との形成時においては、第1の番(カードバター)との形成時においては、第1の番(カードバター)との形成時において、カードバター)との形成があることができる。

【0071】一方、突起9の形成位置に注目すると、突起9の形成位置は第2の番材22に形成される突起パターン24の形成位置により決められる。即ち、この突起パターン24の形成位置を適宜変更することにより、突起9の形成位置を任置設定することが可能となる。このため、本実施例に係るリード形成方法においても、外部接続端子となる突起9の形成位置を自由度をもって設定することができ、よって予め定められている標準外部接続端子位置に突起9を容易に形成することが可能となる。

【0072】上記のようにリード形成工程を実施することによりリードフレーム11、20(以下の説明では、リードフレーム11を用いた場合を例に挙げて説明する)が形成されると、続いてリードフレーム11と半導体チップ2を接合するほ合工程が実施される。以下、図 3016乃至図20を用いて接合工程について説明する。【0073】接合工程においては、先ず図16に示されるようにリードフレーム11のインナーリード郎3a(換言すれば、後述する接続工程においてワイヤ8がボンディングでは、1027を形成する。

【0074】また、図17に示されるように、半導体チップ2の電極パッド6の形成された面には、この電極パッド6の形成が向上する構成でポリイミド度7が配合される。このポリイミド度7はガラスを移点が1 400~300でのものが選定されており、図17に示される状態では単に半導体チップ2に載置されただけの状態となっている。従って、ポリイミド原7が収落しないよう、半導体チップ2は低低パッド6の形成面が上部に位置するよう配置されている。尚、半導体チップ2は削縮計止に行われておらずペアチップとされている。また、上記のポリイミド度7は、半導体チップ2を形成で、上記のポリイミド度7は、半導体チップ2を形成で、上記のポリイミド度7は、半導体チップ2を形成で

飲され半導体チップ 2 には、図 1 8 に示されるようにリードフレーム 1 1 が載置される。この際、リードフレーム 1 1 に形成されているリード 3 (インナーリード部 3 a)と、半導体チップ 2 に形成されている電極パッド 6 とが特度よく対向するよう、リードフレーム 1 1 は位置快めされる。

【0076】上記のようにリードフレーム11が半退体チップ2上の所定位置に載置されると、続いて図19に示されるように抬具28が降下し、リードフレーム11を半導体チップ2に向け押圧する。また、この治具28は加熱装置を具備しており、治具28で発生する熱はリードフレーム11を介してポリイミド項7に印加される。

【0077】上記ポリイミド展7は、半選体デップ2とリードフレーム11とを電気的に絶縁する絶縁がおと足で従来より一般的に用いられているものであるが、本くに研究はこのポリイミド展7を所定の環境条件下に置体が100年が100年の表別では、ポリイミド展7としてガラスに移点+100~200℃に加熱すると共に、1~1以上では、1~1の押圧力を印加することにより、ポリイミド展7は接着剤として機能するようになる。

【0078】よって、本実施例では上記の点に住目し、 半導体テップ2とリードフレーム11との接合時に、始 見28に設けられているヒータによりポリイミド膜7を ガラス転移点+100~200℃に加熱すると共に、始 具28の加工によりポリイミド頃に1~10kg[/c m'の押圧力を印加する構成としている。これにより、 ポリイミド膜7は接着剤として機能するようになり、 準体チップ2とリードフレーム11とをポリイミド膜7 を用いて接着することが可能となる。

【0079】上記構成とすることにより、従来では必要とされたポリイミド旗を半導体チップ2及びリードフレーム11と接着するための推着剤は不要となり、製品コストの低減及び半導体装置1の組み立て工数の低減を図ることができる。図20は、半導体チップ2とリードフレーム11とがポリイミド限7により接合された状態を示している。

【0080】尚、半遅体チップ2とリードフレーム11 ここには、ポリイミド膜7を用いて接合する方柱に限定されるものではなく、従来のようにポリイミド膜の両面に接着剤を塗布しておき、この接着剤によりポリイミ ド膜を介在させた状態で半導体チップ2とリードフレーム11とを提合する方法を用いてもよい。この構成では、ポリイミド層に対する退度制御及び存圧力制御が不要となり、接合工程を簡単に実施することができる。

ド3と半導体チップ2に形成されている電優パッド6と をワイヤ8で電気的に接続する接続工程が実施される。 【00.82】 図21は、キャピラリ29を用いてワイヤ (例えば金ワイヤ) 8をリード3に形成されたポンディ ングパッド部27(図16参照)と電気パッド6との間 に配設する処理を示している。周知のように、半導体装 匿1の意気的特性を向上させる面からはワイヤ8の長さ は短い方がよく。 また半導体装置 1 の小型化薄型化のた めにはワイヤ8は低ルーブであることが望ましい。

【0083】このため、ワイヤ8を配数するのに低ルー 10 により封止された構成となる。 ブポンディング法を採用することが望ましい。 低ループ ポンディング法も種々の方法が提案されているが、例え ば先ず半導体チップ 2 に形成されている章極パッド 6 に ワイヤ8をポンディングし、続いて垂直上方にキャピラ リ29を移動させた後に水平方向に移動させてリード3 にポンディングする、いわゆる逆打ち怯そ用いる構成と してもよい.

【0084】上記のように、リード3と電極パッド6と を電気的に接続するのにウイヤボンディング法を用いる きる。また、リード3と電極パッド6との間におけるワ イヤ8の引き回しも比較的自由度を持って行うごとがで きる。尚、図22は、接続工程を実施することによりり ード3と電極パッド6との間にワイヤ8が配設された状 紙を示している。

(0085)上記のように接続工程を実施することによ り、怠極バッド6とリード3とがワイヤ8により電気的 に接続されると、続いて半導体チップ2の所定部分に封 止樹脂4を配設する封止樹脂配設工程が実施される。以 下、図23万至図25を用いて封止樹脂配設工程につい 10 て説明する.

【0086】図23は、上記の各工程を実施することに よりリードフレーム11。ワイヤ8年が配設された半導 体チップ2を金型30に装着した状態を示している。金 型30は上型31と下型32とにより構成されており、 リードフレーム11が上型31と下型32との間にクラ ンプされることにより、半導体チップ2は金型30内に 装着される.

【0087】上型31は、半退体チップ2が装着された 状態で突起9及びリードフレーム11のクレドール33 40 と当だする構成とされている。交起9の高さとクレドー ル33の高さは等しいため、よって上型31の形状は平 版形状とされている。また、下型32は袋着された半線 体チップ2の側部に空間部を有したキャピティ形状を有 しており、また半導体チップ 2 の囚における底面にキャ ビティ33の底面と当様する構成とされている。

(0088)このように、鯖止機筋配数工程で用いる上

装置1の製品コストの低減に寄与することができる。 【0089】図24は金型30に封止樹脂4(梨地で示 す)を充填した状態を示している。 金型30に 対止 樹脂 4を充填することにより、半導体チップ2の下型31と 当接した上面(図23乃至図25では下部に位置する) を除く外周面は対止樹脂 4 により封止される。また、半 選はチップ2の底面に配設されているリード3及びワイ ヤ8も封止樹脂4により封止された状態となる。また、 突起9も上型31と当接している絹部を除き封止樹脂4

【0090】図25は、封止樹脂4が充填処理された半 導体チップ2を金型30から離型した状態を示してい ろ。同図に示されるように、半導体チップ2の上面 2 a は封止樹脂4より露出しており、よってこの上面2gよ り半導体チップ2で発生する熱を効率よく放熱させるこ とができる。また、突起9の鷺部9aも封止樹脂4から 外部に奪出しており、従ってこの窮部9aを外部接統第 子として用いることができる。

【0091】図25に示される状態において、図中一点 ことにより、容易かつ高速度に接続処理を行うことがで 20 掻線で示す箇所でリードフレーム11を切断することに より半導体装置を構成しても、図1に示す半導体装置1 と同様の効果を実現することができる。しかるに、図2 5に示す状態では、外部接続端子として機能する突起9 の端郎9aが封止樹脂4の表面と駐面一となっているた め、実装基板10に対する実装性が不良である。このた め、本実施例においては、對止樹脂配設工程が終了した 後、蟷螂9aにパン部5を形成するパンプ形成工程を実 施している。以下、パンプ形成工程を図26乃至図30 を用いて放明する.

【0092】パンプ形成工程においては、先ず因26に 示すように、封止樹脂4が配設された半導体チップ2の 全面に対してホーニング処理を行い、残留する樹脂腐等 を除去すると共に、突起9の紫郎9aを確実に外部に蘇 出させる。ホーニング処理が終了すると、統いて図27 に示すように、封止樹脂4が配設された半導体チップ2 を半田暦34に投票し、突起9の歳部9aに半日を用い て外装メッキを行う(半田順を参照符号35で示す)。 この外数メッキに用いる半田としては、例えばPb:S n = 1 : 9の組成比を有する半田の酉用が考えられる。 図28は、上記の外装メッキにより突起9の鴬部9aに

半田膜 3.5 が形成された状態を示している。 【0093】上記のように外袋メッキ処理が終了する

と、戌いて半田原35が形成された突起9の電部9aに バンブ5が形成される。このバンブ5の形成方ほとして は種々の方法を採用することができ、例えば効率よくか つ容易にパンプSを形成しうる転等パンプ方法を用いて 形成してもよい。図29は、パンプ5が奈起9の異鼠9

リードフレーム11の切断処理が行われ、これにより、図30に示される半導体装置1が形成される。尚、このリードフレーム11の切断処理に先立ち、切断処理を容易にするためにリードフレーム11の切断箇所にハーフエッチング処理を行ってもよい。

【0095】上記のように製造された半導体装置 1 に対 しては、統いて適正に作動するかどうかを試験する試験 工程が実施される。図31及び図33は、夫々異なる半 耳体装置1の試験方法を示している。 図31に示される 試験方法では、パンプ5を芸着しうる構成とされたソケー10 ット36を用い、このソケット36に半導体装置1を装 若することによりパーイン等の試験を行うものである。 【0096】また、図32に示される試験方法は、プロ 一ブ37を用いて半導体装置1の試験を行う方法であ る。半導体装置1は、對止樹脂4の側部位置にリード3 の健部が封止樹脂4から奪出した構成とされている。本 試験方法では、これを利用して封止樹脂4から輝出した リード3にプロープ37を接触させて試験を行う構成と されている。よって、本試験方法を採用することによ り、平導体装置1を実装蓄板10に実装した後において 20 も試験を行うことが可能となる。

【0097】図33は、半海体装置1を実装基板10に実装する実装工程を示している。半導体装置1を実装基板10に実装する方法としては、周知の種々の方法を採用すすることが可能である。例えば、赤外線リフロー法を用い、半導体装置1に設けられているパンプ5を実装基板10に形成されている電極部38にペースト等を用いて仮止めし、その上で赤外線リフロー炉においてパンプ5を溶配させることによりパンプ5と電極部38とを接合する方法を用いてもよい。

【0098】統いて、上記した半導体装置の製造方法の変形例について以明する。図34(A)、(B)に示される突起9の変形例を示している。図34(A)、(B)に示される突起9Aは、その形状を円住状としたほどである。また、図37(C)に示される突起9Bに、その形状を角性状とした情成である。このように、突起9Bの平面形状は種々選定できるものでいる。近極の平位及の形状を接近10に形成立たでいる。20万分では、例2では、例38の形状を伝統には、例3では、例3では、例3では、例3の形状を容易に所望ができる。20万分でである。20万分でである。20万分でである。20万分でである。20万分でである。20万分でである。20万分では、例3の平面形状を容易に所望するにより突起9、9A、9Bの平面形状を容易に所望するによりである。

【0099】また、図35(A)に示される疾起90のように上面に清曲状凹部を形成した構成としてもよく、図35(B)に示される突起90のように上面中央説にできまった。

Eによれば、突起表面における面積を大きくすることができパンプ5との接合性の向上を図ることができる。 尚、上記の突起9C~9Eは、リード3の所定突起形成位置に、導電性接着解等を用いて固定された構成とされている。

(0100) また図35 (D) に示すのは、リード3をブレス加工等により直接塑性変形させることにより突起9 Fを形成したものである。このようにブレス加工等の塑性加工を用いて突起9 Fを形成することにより、極めて容易に突起9 Fを形成することができる。しかるに、この形成方法では、突起9 Fの高さは塑性加工限界値を上限とし、それ以上の高さに放定することはできないという問題点も有する。

【0101】また、図36に示すのは、突起9Gを形成するのにワイヤポンディング技術を用い、スタッドパンプ:本生の突起経典位置に形成することにより突起9Gとしたことを特徴とするものである。図36(A)は突起9Gの形成方法を示しており、また図36(B)は突起9Gを拡大して示している。

【0102】上記のように、突起9Gをワイヤボンディング技術を用いスタッドバンプで形成することにより、任意の位置に突起9Gを形成することが可能となり、外部接続選子となる突起9Gを所定位置に容易に形成することができる。また、突起9Gの形成は、半線体装置の製造工程の内、接続工程においてワイヤ8の配数時に一括的に形成することが可能となり、製造工程の所略化を図ることができる。

【0103】また、突起9日の高さはスタッドバンブを複数個様み重ねて配設することにより任意に設定することができる。図37(A)に示される突起9日は、スタッドパンプを3個種み重ねることにより図36(B)に示される1個のスタッドバンブにより突起9日を形成した構成に比べて高さを高くしたものである。

【0104】また突起の高さを高くする他の方法としては 「四37(B)に示されるように予めリード3にプロック状の函数性部材41を課数性接着剤等により固定しておき、この調理性部材41の上部に図37(C)に示されるようにスタッドバンブ42を形成し、積層された運動性部材41とスタッドパンブ42とが協働して突撃91の高さは選単性部材41の高さにより決められることなるが、ブロック状の認識性部材41は種々の大きさのものが提供されており、よって突起91の高さを任意に設定することができる。

ム11とを接合する構成としてもよい。

【0106】また、テープ状接着剤45の配設位置は、 半導体チップ2の上面だけではなく、図38に示される ようリードフレーム11の下面にも設けてもよく、また リードフレーム11の下面のみに設けた構成としてもよ い。更に、テープ状接着剤45の配数範囲は、電極パッ ド6の形成位置を除く図中矢印义で示す範囲であれば、 自由に設定することができる。尚、テープ状度着剤45 は、半導体チップ2とリードフレーム11とを電気的に 絶縁する必要があるため、絶縁性接着剤である必要があ 10 る.

【0 1 0 7】 図 3 9 乃至図 4 2 は、接続工程の変形例を 示している。上記した実施例では、図21及び図22に 示されるように登極パッド6とリード3とを接続するの にワイヤ8を用いた構成を示したが、図39乃至図42 に示す変形例では電極パッド6とリード3とを直接接続 するダイレクトリードホンディング(DLB)方法を用 いたことを特徴としている。

【0108】図39及び図40に示す例では、リード3 を例えば超音波振動子に接続された複合指具46を用い 20 て直接的に覚極パッド6に接合する構成とされている。 しかるに、この構成では超音波振動する接合治具 4.6に より、意極パッド6にダメージが発生するおそれがあ

【0109】そこで図41及び図42に示す例では、チ め電極パッド6にスタッドパンプ47を配設しておき、 このスタッドパンプ47にリード3を当接させた上で加 熱治具48を用いてスタッドパンプ47を加熱熔融し電 極パッド6とリード3を接続する構成とされている。 こ の接続方法によれば、電極パッド6が損傷するおそれは 10 め実装基板との電気的接続を確実に行うことができる。 なく、接続工程の信頼性を向上させることができる。

【0 1 1 0】 また。 図 3 9 乃至図 4 2 に示した接続工程 によれば、ワイヤ8を用いて電医パッド6とリード3を 接続する構成に比べて電気抵抗を低減できるため、半導 体装匠1の電気特性を向上させることができ、高速の半 ほ体チップ2に対応することができる。

【0111】図43万至図44は、対止樹緑配設工程の 変形例を示している。上記した実施例では、図23及び 図24に示されるように金型30を構成する下型32の キャピティ底面は半遅体チップ2の上面2aと直接当接 40 し、この上面2aには放熱特性を向上させる菌から對止 假脂 4 が配設されない模成とされていた。

【0112】 しかろに、半導体装置1が使用される環境 が厳しい(例えば、多歴界境)時には放熱性よりも耐虚 性等をより必要とする場合が生じ、このような場合には **讨止所謂 4 により半導体チップ 2 を完全に封止する必要** がある。図43及び図44に示す金型50は、半週化チ ップ2を封止機能はで完全に封止する構成とされてい

ャピティ52が、図43に示されるように半導体チップ 2の外周面から離断しており、よって図44に示される ように封止樹脂4を金型に完填した状態で半導体チップ ニニル主に封止樹脂 4 に封止された構成となる。このよ うに、半導体チップ2に対する封止樹脂4の配設位置 は、金型30.50に形成されるキャビティ33.52 の形状を適宜変更することにより任意に設定することが できる.

22

【0114】また、上型31にリード3に形成された突 足9を装着する凹部を形成しておくことにより、 図 4 5 に示されるような突起9が封止樹脂4から大きく突出し た構成の半導体装置60を形成することも可能である。 図45に示す半導体装置60は、突起9が封止樹脂4か ら大きく突出しているため実築基板10に対する実装性 は良好であり、よって前記した実施例に係る半導体装置 1のようにパンプ5を設ける必要はなく、半導体装置 6 0の製造工程の簡単化を図ることができる。

(01151

【発明の効果】上述の如くな発明によれば、下記の種々 の効果を実現することができる。請求項1及び請求項2 記載の発明によれば、半導体チップは封止樹脂により封 止されるため、耐熱性、機械的強度及び耐感性を向上さ ユスコンができる。また、電極パッドとり一ドとの間で 配線を引き回すことができるため、リードのレイアヴト を電極パッドのレイアウトに拘わらず設定することが可 能となり、実装基板とのマッチング性を向上させること ができる。また、封止樹脂は引き回された配味を確実に 保復するためこれによっても信頼性を向上させることが でき、また外部投統総子は封止樹脂から奪出しているた

【0116】また、請求項3記載の発明によれば、通常 半導体チップとリードとの地朶材として配設されるポリ イミド原を接着剤として用いてるため、半導体チップと リードの絶縁と接合を一括的に行うことができ、よって 絶縁材と接着剤とを別個に配設する構成に比べて構造の 簡単化及び製造の容易化を図ることができる。

【0117】また、請求項4記載の発明によれば、突起 をリードと一体的に形成したことにより、突起とリード **そ別個の材料により構成する場合に比べて構造の簡単化** を図ることができる。また、脚状項 5 記載の発明によれ ば、配線としてウイヤを用いたことにより、前記した電 ピー・ピュリードとの間における配線の引き回しを容易 に行うことができる。

【0118】また、放水圧6記載の発明によれば、突起 にパンプを形成したことにより、突起を直接実装基板に 実装する構成に比べて、半導体装置の実装基板への提続 を容易に行うことができる。また、被求項7記載の発明 によれば、接合で設において出りとこと最多所会担せか

構成としているため、リードと半導体チップとの絶縁と 接合を一括的に行うことができる。

【0119】また、接続工程では半導体チップに形成さ れている電板パッドと前記り一ドとを記載を引き回し接 校するため、この引き回しを運宜設定することにより、 **竜伍パッドのレイアウトに対してリードのレイアウトを** 変更することが可能となる。また、半導体装置はリード 形成工程、接合工程、接続工程及び對止附指配款工程の 4 工程のみで製造される。このように少ない工程で半導 体装置が製造されるため、生産効率を向上させることが 10

[0120]また、設求項8記載の発明によれば、ポリ イミド膜に印加する温度等を所定範囲内に斜脚すること なく接合処理を行うことができるため、接合処理を容易 に行うことができる。また、緑水項8記載の発明によれ ば、接続工程で、電極パッドとリードとをダイレクトリ ードポンディング法を用いて竜気的に投続するため、筋 単かつ確実に電極パッドとリードとの接続処理を行うこ とができる.

明によれば、アウターリード部のリードピッチに対して インナーリード部のリードピッチが小さく設定されてい **るため、インナーリード部が電気的に接続される半導体** チップの電極パッドの配設ピッチが小さくてもこれに対 応させることができ、かつ実装蓄板と電気的に接続され るアウターリード部のリードピッチは大きいため、実装 基版への実装性を向上させることができる。また、突起 がアウターリード部に形成されることにより、この突起 を外部接続嬢子して用いることができ、これによっても 実装性を向上させることができる。

【0122】また、請求項12及び請求項13記載の発 明によれば、突起が一体的に形成された狭ピッチのリー ドを容易に形成することができる。また、請求項14記 反の晃朝によれば、リードパターンを形成するリードパ ターン形成工匠と、突起を形成する突起形成工程とを別 因に行うことにより、蓋材の厚さを突起の高さに拘わら ず選定することができ、よって痒い蓋材を用いることに よりリードパターンの駅ビッチ化を図ることができる。 また、突起形成工程においては、任意の高さを有する突 起を形成することが可能となり、設計の自由度を向上さ 40 ド膜を配設する処理を説明するための図である。 せることができる.

【0123】更に、請求項15万至17記数の発明によ れば、突起形成工程において突起の形成を容易に行うこ とができる。

【図面の原理な反明】

Ç.,

【図1】 本発明の一実施例である半導体装度を示す断面 図である.

「回った ボロックニングのフェスキャルケック・ディー

示す底面図である。

【図4】本発明の一実施例である半導体装置の変形例を 示す底面図である。

【図 5】 本発明に係るリードフレームの製造方柱の第 1 実紀例を収明するための図であり、 基材を示す図であ

【図6】本発明に係るリードフレームの製造方法の第1 実路例を説明するための図であり、 所定位置にマスクを 足段した状態を示す図である。

【図 7 】本発朝に係るリードフレームの製造方法の第1 実施例を説明するための図であり、第1のエッチングエ 促が終了した状態を示す図である。

【図8】本発明に係るリードフレームの製造方法の第1 実施例を説明するための図であり、所定位置にマスクを 配設した状態を示す図である。

【図9】本兒明に係るリードフレームの製造方法の第1 実筋例を説明するための図であり、完成したリードフレ ームを示す図である。

【図10】本発明に係るリードフレームの製造方法の第 【0 1 2 1】また、請求項10及び請求項11記載の完 20 2 実施例を説明するための図であり、第1の基材を示す 図である。

【図11】本発明に低るリードフレームの製造方法の第 2 実施例を説明するための図であり、第 2 の基材を示す 図である.

【図12】本発明に係るリードフレームの製造方法の第 2 実施例を説明するための図であり、第1の番材と第2 の基材を接合した状態を示す図である。

【図13】リードパターンと突起パターンとが重なり合 った郎位を拡大して示す平面図である。

【図14】リードバターンと突起バターンとが重なり合 った即位を拡大して示す側面図である。

【囚15】本発明に係るリードフレームの製造方法の第 2 実施例を説明するための図であり、完成したリードフ レームを示す図である。

【図16】本発明に係る半高体装置の製造工程の接合工 程を説明するための図であり、ポンディングパッド部の 形成を収明するための図である。

【図17】本発明に係る半導体装置の製造工程の接合工 望を説明するための図であり、半導体チップにポリイミ

【図18】本発明に係る半高体装置の製造工程の接合工 程を説明するための図であり、半導体チップにリードフ レームを配収する処理を説明するための図である。

【図19】本発明に係る半導体装置の製造工程の接合工 程を放明するための図であり、ポリイミド膜を接着剤と して機能させて半選体チップとリードフレームとを接合 する処理を説明するための図である。

示す図である。

【図21】本発明に係る半導体装置の製造工程の接続工 役を説明するための図であり、キャビラリを用いてワイ ヤの配線処理を行っている状態を示す図である。

【図22】本発明に係る半導体装置の製造工程の接続工 程を説明するための図であり、竜極パッドとリードとの 間にワイヤが配設された状態を示す図である。

【図23】本発明に係る半導体装置の製造工程の封止樹 **版配段工程を説明するための図であり、半導体チップが** 金型に装着された状態を説明するための図である。

【閏24】本兒明に係る半導体装置の製造工程の封止樹 **結配設工程を説明するための図であり、金型に封止樹脂** が充填された状態を説明するための図である。

【図25】本兒明に係る半導体装置の製造工程の對止樹 殷配設工程を説明するための図であり、樹脂封止された 半導体チップが金型から離型された状態を説明するため の図である.

【図26】本発明に係る半導体装置の製造工程のパンプ 形成工程を改明するための図であり、ホーニング処理を 実施している状態を示す図である。

【図27】本発明に係る半導体装置の製造工程のパンプ 形成工程を説明するための図であり、外装メッキ処理を 夾施している伏息を示す図である。

【図28】本発明に係る半導体装置の製造工程のパンプ 形成工程を説明するための図であり、外装メッキ処理が 終了した状態を示す図である。

【図29】本免明に係る半導体装置の製造工程のバンブ 形成工程を説明するための図であり、パンプを形成した 状態を示す図である。

【図30】本発明に係る半導体装置の製造工程のパンプ 30 9.9A~9l 突起 形成工程を説明するための図であり、完成した半導体装 置を示す図である。

【図31】本発明に係る半導体装置の試験工程を説明す るための図であり、ソケットを用いて試験を行う方法を 示す図である。

【図32】 本発明に係る半導体装置の試験工程を説明す るための図であり、ブローブを用いて試験を行う方法を 示す図である。

【図33】 半導体装置を英装基板に実装する実装工程を 説明するための図である。

【図34】 突起の平面形状を異ならせた変形性を示す図

【図35】 突起の断面形状を異ならせた変形性を示す図

【図36】 スタッドパンプにより突起を形成する構成を 記明するための図である。

【図37】スタッドパンプにより突起を形成する構成の

【図39】接続構成の変形例を示す図であり、電極バッ ドに直接リードを接続する方法を説明するための図であ

【図40】 接続構成の変形例を示す図であり、電優パッ ドに直接リードが接続された状態を示す図である。

【図41】 接続構成の変形例を示す図であり、電極バッ ドにリードをスタッドバンブを介して接続する方法を説 明するための図である。

【図42】接続構成の変形例を示す図であり、電極バッ 10 ドにリードをスタッドパンプを介して複枝した状態を示 す図である.

【図43】封止樹脂配設工程の変形例を説明するための 図であり、金型に半導体チップが装着された状態を示す 図である。

【図44】封止樹間配設工程の変形例を説明するための 図であり、金型に封止樹脂が元填された状態を示す図で ある.

【図45】突起が封止樹脂より大きく突出した横成の半 導体装置を示す図である。

(符号の説明) 20

1.60 半導体装置

・2 半導体テップ

3 リード

3 a インナーリード部

3 b アウターリード部

4 對止能脂

5 バンプ

6 電極パッド

8 714

10 英袋基板

11.20 リードフレーム

12 基材

13.17 722

21 第1の基材

22 第2の基材

23 リードバターン

2.4 英紀パターン

28 治具

10 29 キャピラリ

30.50 全型

3 1 上型

32.51 下型


33.52 キャピティ


3 4 半田梧


35 半田暦


41 运氧性部材

(⊠1) <u>1</u> **\*\*\*\*\*\*\*\*** 












-






The state of the s



÷

#### [ 2 4 5 j



プログドベージの表を

(72) 発明者 字野 正 神奈川県川崎市中原区上小田中1015番

地 富士通株式会社内

(72)兒明者 庭沢 哲也

神奈川県川崎市中原区上小田中1015番

地 富士通株式会社内

(72) 発明者 脇 政樹

鹿児島県薩摩部入来町副田5950番地 株式会社九州富士通エレクトロニクス内

## JAPANESE PATENT LAID-OPEN PUBLICATION NO. HEISEI 8-306853

#### [TITLE OF THE INVENTION]

### SEMICONDUCTOR DEVICE, FABRICATION METHOD THEREOF,

AND FABRICATION METHOD FOR LEAD FRAME

#### [CLAIMS]

5

15

1. A semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein:

protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and

the resin encapsulate is arranged to encapsulate the wiring connected between the electrode pads and the leads while allowing the protrusions to be exposed.

- 2. A semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein:
- 25 protrusions are formed on the leads, respectively, in

such a fashion that they have a second pitch different from the first pitch; and

the resin encapsulate has a thickness from a surface of the semiconductor chip formed with the electrode pads not more than a height from the semiconductor chip surface to each protrusion, but not less than the height from the semiconductor chip surface to the wiring.

- The semiconductor device according to claim 1 or 2,
   wherein the semiconductor chip and the leads are bonded together by an adhesive comprised of a polyimide film.
- 4. The semiconductor device according to any one of claims 1 to 3, wherein each of the protrusions is formed in such a fashion that it is integrally with an associated one of the leads.
  - 5. The semiconductor device according to any one of claims 1 to 4, wherein the wiring comprises wires.

20

5

- 6. The semiconductor device according to any one of claims 1 to 5, wherein each of the protrusions is formed with a bump.
- 7. A method for fabricating a semiconductor device

10

comprising the steps of:

forming leads each provided with a protrusion at a region where an outer connecting terminal is to be formed;

arranging a polyimide film on at least one of the leads and the semiconductor chip, pressing the leads and the semiconductor chip by a desired pressure while interposing the polyimide film between the leads and the semiconductor chip, and heating the polyimide film to a desired temperature to allow the polyimide film to serve as an adhesive, thereby bonding the leads and the semiconductor chip together;

connecting the electrode pads formed on the semiconductor chip to the leads by a wiring, respectively, thereby electrically connecting the electrode pads and the leads together; and

- forming a resin encapsulate adapted to partially or completely encapsulating the wiring and the semiconductor chip while allowing each of the protrusions to be exposed at a tip surface thereof.
- 8. The method according to claim 7, wherein a thermoplastic adhesive is applied to both surfaces of the polyimide film when the leads and the semiconductor chip are bonded together by the polyimide film at the bonding step.
- 9. The method according to claim 7 or 8, wherein the

electrode pads and the leads are electrically connected together using a direct lead bonding process at the connecting step.

10. A lead frame provided with a plurality of leads each having an inner lead portion and an outer lead portion, wherein the inner lead portion have a lead pitch less than a lead pitch of the outer lead portions, and each of the outer lead portion has a protrusion integrally formed therewith.

- 10 Il. The lead frame according to claim 10, wherein the lead pitch (Pout) of the outer lead portions is substantially equal to the thickness (W) of each lead at a region where the protrusion is formed, and the lead pitch (Pin) of the inner lead portions corresponds to about half the lead pitch (Pout) of the outer lead portions (Pin = Pout/2).
  - 12. A method for fabricating a lead frame according to claim 10 or 11, comprising:
- a primary etching step for conducting a half-etching

  process for a blank while using a mask arranged on the blank at
  the protrusion forming region; and
  - a secondary etching step for conducting a half-etching process for the blank while using a mask arranged on the blank at the lead forming region.

25

13. A method for fabricating a lead frame according to claim 10 or 11, comprising the steps of:

preparing a first blank and a second blank respectively having thicknesses selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other;

forming a lead pattern having a planar shape corresponding to the shape of the leads on the first blank;

forming a protrusion pattern on the second blank in such

10 a fashion that the protrusion pattern is arranged at the

protrusion forming region;

overlapping the first blank formed with the lead pattern and the second blank formed with the protrusion pattern together, and bonding the first and second blanks to each other in such a fashion that the lead pattern and the protrusion pattern are overlapped with each other at the protrusion forming region; and

removing unnecessary portions of the first and second blanks.

20

25

15

5

14. A method for fabricating a lead frame according to claim 10 or 11 comprising the steps of:

forming a lead pattern having a planar shape corresponding to a shape of the leads on a blank; and forming the protrusions at a desired region on the lead

pattern after completion of the lead pattern forming step.

- 15. The method according to claim 14, wherein the protrusion forming step is achieved by overlapping one or more bumps on the lead pattern at a desired region to form the protrusion.
- 16. The method according to claim 14, wherein the protrusion forming step is achieved by arranging a conductive member on the lead pattern at a desired region to form the protrusion.
- 17. The method according to claim 14, wherein the protrusion forming step is achieved by subjecting a desired portion of the lead pattern to a plastic shaping process to form the protrusion.

[DETAILED DESCRIPTION OF THE INVENTION]
[FIELD OF THE INVENTION]

The present invention relates to a semiconductor device, a method for fabricating the semiconductor device, and a method for fabricating a lead frame used in the semiconductor device.

In particular, the present invention relates to a semiconductor device having a structure encapsulating a semiconductor chip and leads by resin, a method for fabricating the semiconductor

10

20

25

device, and a method for fabricating a lead frame used in the semiconductor device.

The recent trend of electronic appliances to be downsized has resulted in efforts to achieve an increased density
and increased mounting efficiency of semiconductor devices. It
is also expected to obtain an improvement in the reliability of
electronic appliances. In addition, there is demand for an
improvement in the reliability of semiconductor devices.
Furthermore, it is expected for semiconductor devices to achieve
a reduction in costs.

Accordingly, developments of semiconductor devices capable of satisfying the above mentioned demands are strongly required.

### 15 [DESCRIPTION OF THE PRIOR ART]

Recently, a flip chip type mounting structure has been proposed as a scheme capable of achieving a high-density mounting. Such a flip chip type mounting structure is widely used in multi chip modules (MCMs). In accordance with the flip chip mounting scheme applied to MCMs, no resin encapsulate is formed. Instead, bumps are formed on electrode pads of a semiconductor chip (bare chip), respectively. In this case, mounting of the bare chip is achieved by bonding the bare chip to electrode portions formed on a circuit board (mother board) in a face down bonding fashion.

20

25

In accordance with the use of the flip chip type mounting structure, it is possible to mount semiconductor devices on a mother board at a high density. An improvement in electrical characteristics is also achieved because the semiconductor devices are electrically connected to the mother board by means of bumps directly formed on the bare chips of the semiconductor devices.

## [SUBJECT MATTERS TO BE SOLVED BY THE INVENTION]

However, the bare chips not encapsulated by resin involve problems in that they exhibit a degradation in heat resistance, mechanical strength, and temperature resistance. Furthermore, since bumps are directly formed on electrode pads formed on each bare chip, the layout of the electrode pads formed on the bare chip is rendered to be the layout of outer connecting terminals (bumps) as it is.

Generally, semiconductor chips have different layouts of electrode pads thereof in accordance with the manufacturers thereof. Accordingly, even for semiconductor devices having the same function, the user should design a wiring pattern of the mother board to match the kind of those semiconductor devices (manufacturer). In the conventional mounting structure using bare chips, there are problems of a degradation in the matching ability of semiconductor devices to the mother board and an increased burden to the user because no standardization for

outer electrode terminals of semiconductor devices is made.

In order to solve the above mentioned problems, the standardization may probably be made by processing the surface of a chip and forming a wiring on the processed chip surface. However, this scheme requires a number of processes with a high accuracy to form a desired wiring. Furthermore, there are problems of an increase in costs and a degradation in the efficiency of production.

The present invention has been made in view of the above

mentioned problems, and an object of the invention is to provide
a semiconductor device, a method for fabricating the
semiconductor device, and a method for fabricating a lead frame
used in the semiconductor device, which are capable of achieving
a standardization of outer electrode terminals to keep the

reliability of a semiconductor chip used, a reduction in costs,
and an improvement in the efficiency of production.

### [MEANS FOR SOLVING THE SUBJECT MATTERS]

The above subject matters can be solved by the following means.

The invention of claim 1 is characterized by a semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the

25

20

25

semiconductor chip, wherein: protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and the resin encapsulate is arranged to encapsulate the wiring connected between the electrode pads and the leads while allowing the protrusions to be exposed.

The invention of claim 2 is characterized by a semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein: protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and the resin encapsulate has a thickness from a surface of the semiconductor chip formed with the electrode pads not more than a height from the semiconductor chip surface to each protrusion, but not less than the height from the semiconductor chip surface to the wiring.

The invention of claim 3 is characterized by the semiconductor device according to claim 1 or 2, wherein the semiconductor chip and the leads are bonded together by an adhesive comprised of a polyimide film.

The invention of claim 4 is characterized by the semiconductor device according to any one of claims 1 to 3, wherein each of the protrusions is formed in such a fashion that

it is integrally with an associated one of the leads. The invention of claim 5 is characterized by the semiconductor device according to any one of claims 1 to 4, wherein the wiring comprises wires.

5 The invention of claim 6 is characterized by the semiconductor device according to any one of claims 1 to 5, wherein each of the protrusions is formed with a bump. The invention of claim 4 is characterized by a method for fabricating a semiconductor device comprising the steps of: 10 forming leads each provided with a protrusion at a region where an outer connecting terminal is to be formed; arranging a polyimide film on at least one of the leads and the semiconductor chip, pressing the leads and the semiconductor chip by a desired pressure while interposing the polyimide film 15 between the leads and the semiconductor chip, and heating the polyimide film to a desired temperature to allow the polyimide film to serve as an adhesive, thereby bonding the leads and the semiconductor chip together; connecting the electrode pads formed on the semiconductor chip to the leads by a wiring, 20 respectively, thereby electrically connecting the electrode pads and the leads together; and forming a resin encapsulate adapted to partially or completely encapsulating the wiring and the semiconductor chip while allowing each of the protrusions to be exposed at a tip surface thereof.

The invention of claim 8 is characterized by the method

15

20

25

according to claim 7, wherein a thermoplastic adhesive is applied to both surfaces of the polyimide film when the leads and the semiconductor chip are bonded together by the polyimide film at the bonding step.

The invention of claim 9 is characterized by the method according to claim 7 or 8, wherein the electrode pads and the leads are electrically connected together using a direct lead bonding process at the connecting step.

The invention of claim 10 is characterized by a lead frame provided with a plurality of leads each having an inner lead portion and an outer lead portion, wherein the inner lead portion have a lead pitch less than a lead pitch of the outer lead portions, and each of the outer lead portion has a protrusion integrally formed therewith.

The invention of claim 11 is characterized by the lead frame according to claim 10, wherein the lead pitch (Pout) of the outer lead portions is substantially equal to the thickness (W) of each lead at a region where the protrusion is formed, and the lead pitch (Pin) of the inner lead portions corresponds to about half the lead pitch (Pout) of the outer lead portions (Pin = Pout/2). The invention of claim 12 is characterized by a method for fabricating a lead frame according to claim 10 or 11, comprising: a primary etching step for conducting a half-etching process for a blank while using a mask arranged on the blank at the protrusion forming region; and a secondary etching step for

10

15

conducting a half-etching process for the blank while using a mask arranged on the blank at the lead forming region.

The invention of claim 13 is characterized by a method for fabricating a lead frame according to claim 10 or 11, comprising the steps of: preparing a first blank and a second blank respectively having thicknesses selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other; forming a lead pattern having a planar shape corresponding to the shape of the leads on the first blank; forming a protrusion pattern on the second blank in such a fashion that the protrusion pattern is arranged at the protrusion forming region; overlapping the first blank formed with the lead pattern and the second blank formed with the protrusion pattern together, and bonding the first and second blanks to each other in such a fashion that the lead pattern and the protrusion pattern are overlapped with each other at the protrusion forming region; and removing unnecessary portions of the first and second blanks.

The invention of claim 14 is characterized by a method

for fabricating a lead frame according to claim 10 or 11

comprising the steps of: forming a lead pattern having a planar

shape corresponding to a shape of the leads on a blank; and

forming the protrusions at a desired region on the lead pattern

after completion of the lead pattern forming step.

The invention of claim 15 is characterized by the method

10

according to claim 14, wherein the protrusion forming step is achieved by overlapping one or more bumps on the lead pattern at a desired region to form the protrusion.

The invention of claim 16 is characterized by the method according to claim 14, wherein the protrusion forming step is achieved by arranging a conductive member on the lead pattern at a desired region to form the protrusion.

The invention of claim 17 is characterized by the method according to claim 14, wherein the protrusion forming step is achieved by subjecting a desired portion of the lead pattern to a plastic shaping process to form the protrusion.

#### [FUNCTIONS]

Each of the above mentioned means serves as follows.

In accordance with the invention of claims 1 and 2, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Since the electrode pads and leads are connected together using wires, it is possible to set the layout of the leads irrespective of the layout of the electrode pads. An improvement in the matching ability of the semiconductor device to the circuit board. The resin encapsulate provides an improvement in reliability because it surely protects the connected wires. Since the outer connecting terminals are exposed from the resin encapsulate, the electrical connection of the semiconductor device to the circuit

10

15

20

25

board can be surely provided.

In accordance with the invention of claim 3, the insulating and bonding processes for the semiconductor chip and leads can be simultaneously conducted because the polyimide film, as an insulating member, interposed between the semiconductor chip and the leads serves as an adhesive.

Accordingly, it is possible to simplify the structure of the semiconductor device while achieving an easy fabrication of the semiconductor device, as compared to the case in which the insulating member and the adhesive are separately provided.

In accordance with the invention of claim 4, each protrusion is integrally formed with an associated one of the leads. Accordingly, it is possible to achieve a simplification in structure, as compared to the case in which the protrusion and lead are formed using separate materials, respectively. In accordance with the invention of claim 5, a wire is used for the connection between the electrode pad and lead. Accordingly, it is possible to achieve an easy connection for the wire between the electrode pad and lead.

In accordance with the invention of claim 6, a bump is formed on each protrusion. Accordingly, it is possible to achieve an easy connection of the semiconductor device to the circuit board, as compared to the case in which the protrusion is directly mounted on the circuit board. In accordance with the invention of claim 7, the leads and semiconductor chip are

15

20

25

bonded together by maintaining the polyimide film at a certain temperature and a certain pressure, thereby causing the polyimide film to serve as an adhesive. Accordingly, the insulating and bonding processes for the leads and semiconductor chip can be simultaneously conducted.

Since each electrode pad formed on the semiconductor chip is connected to an associated one of the leads by means of a wire in the bonding process, it is possible to vary the layout of the leads with respect to the layout of the electrode pads by selecting an appropriate connection method. The fabrication of the semiconductor device involves only four processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process. Since the fabrication of semiconductor device is achieved using a reduced number of processes, as mentioned above, an improvement in production efficiency is obtained.

In accordance with the invention of claim 8, an easy bonding process can be achieved because the bonding process can be conducted without a control for the temperature applied to the polyimide film within a desired range.

In accordance with the invention of claim 9, the connection between the electrode pads and the leads can be simply and surely achieved because the electrode pads and leads are electrically connected together in accordance with a direct lead bonding process. In accordance with the invention of claim

10

than the lead pitch of the outer lead portions is less than the lead pitch of the inner lead portions. Accordingly, the inner leads can cope with a small pitch of the electrode pads on the semiconductor chip to which the inner lead portions are electrically connected. Furthermore, the mounting efficiency of the semiconductor device to the circuit board is improved because the lead pitch of the outer lead portions electrically connected to the circuit board is large. Since each protrusion is formed on an associated one of the outer lead portions, it can be used as an outer connecting terminal. Accordingly, it further improves the mounting efficiency.

In accordance with the invention of claim 12, it is possible to form leads each integrally formed with a protrusion by conducting a primary etching process for the blank in accordance with a half-etching method in such a fashion that the blank has a reduced thickness at its portion except for the region to be formed with the protrusions and then conducting a secondary etching process for the thickness-reduced portion of the blank to form the leads.

The pitch of the leads is determined by the thickness of the blank upon forming the leads. In other words, it is only possible to form leads having a pitch substantially equal to the thickness of the blank. Accordingly, a reduced lead pitch can be obtained when the blank has a reduced thickness.

25 Meanwhile, where leads provided with protrusions are

formed, the thickness of the blank is determined by the height of the protrusions. It is impossible to form leads having a small pitch by simply etching the blank having a thickness equal to the height of the protrusions. In accordance with the present invention, however, it is possible to form leads having a small pitch, even when the leads have a structure provided with protrusions, by conducting a primary etching process for the blank in accordance with a half-etching method in such a fashion that the blank has a reduced thickness at its portion except for the region to be formed with the protrusions, and then conducting a secondary etching process for the thickness-reduced portion of the blank to form the leads. As apparent from the above description, the pitch of the protrusions can be reduced to a pitch substantially equal to the thickness of the blank.

In accordance with the invention of claim 13, the first and second blanks have thicknesses respectively selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other. For this reason, each of the first and second blanks has a thickness less than the height of the protrusions. In the lead pattern forming step, a lead pattern having the same shape as the whole shape of the leads is formed on the thin first blank. Accordingly, it is possible to reduce the lead pitch of the lead pattern formed in accordance with the above mentioned

10

20

25

relation between the blank thickness and lead pitch.

In the protrusion pattern forming step, a protrusion pattern is formed on the second blank in such a fashion that it is arranged at the protrusion forming region. In the bonding step, the first and second blanks are bonded together in a state in which they are overlapped with each other. The lead pattern and protrusion pattern are overlapped with each other at the protrusion forming region. The blank thickness at the protrusion forming region corresponds to a desired height of the protrusions. At the removing step, unnecessary portions of the blanks are removed, thereby forming leads.

Accordingly, a reduction in lead pitch is achieved because the thickness of the blank used in the formation of the lead pattern is small. On the other hand, since the lead 15 pattern and protrusion pattern are overlapped with each other at the protrusion forming region, it is possible to form protrusions having a desired thickness. In accordance with the invention of claim 14, the lead pattern forming step and the protrusion forming step are conducted in a separate fashion. Accordingly, the thickness of a blank used can be selected irrespective of the height of the protrusion. Therefore, it is possible to reduce the pitch of a lead pattern when a thin blank is used. In the protrusion forming process, it is possible to form protrusions having an optional height. An improvement in the freedom of design is also achieved.